

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT

07.04.00



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年 3月15日

出 願 番 号 Application Number:


平成11年特許願第068407号

松下電器産業株式会社

REC'D **26 MAY 2000**WIPO PCT


PRIORITY DOCUMENT

COMPLIANCE WITH RULE 17.1(a) OR (b)



2000年 5月12日

特 許 庁 長 官 Commissioner, Patent Office 近藤隆



90

【書類名】

特許願

【整理番号】

2037810014

【提出日】

平成11年 3月15日

【あて先】

特許庁長官殿

【国際特許分類】

H03M 13/22

【発明の名称】

ブロックインタリーブ装置、ブロックデインタリーブ装

置, ブロックインタリーブ方法, およびブロックデイン

タリーブ方法

【請求項の数】

20

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 株式会社松下ソフ

トリサーチ内

【氏名】

古谷 専一

【特許出願人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代理人】

【識別番号】

100081813

【弁理士】

【氏名又は名称】

早瀬 憲一

【電話番号】

06 (6380) 5822

【手数料の表示】

【予納台帳番号】

013527

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9600402





【発明の名称】 ブロックインタリーブ装置,ブロックデインタリーブ装置,ブロックインタリーブ方法,およびブロックデインタリーブ方法

【特許請求の範囲】

【請求項1】 アドレスが連続する順序で割り当てられた記憶装置に対し1 アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、

読み出しデータがブロックインタリーブされたものとなるような順序で読み出 しを行って出力データとし、

その後この読み出しと同じ順序で書き込みを行うことによりブロックインタリーブを行うようにしたことを特徴とするブロックインタリーブ装置。

【請求項2】 請求項1記載のブロックインタリーブ装置において、

本ブロックインタリーブ装置の出力を生成するためのL ×M データの記憶装置と、

前記記憶装置に出力するアドレスを生成するアドレス生成装置と、

前記記憶装置に対し制御信号を出力する記憶装置制御装置とを備え、

前記アドレス生成装置において、ブロック番号b(b)は0以上の整数)の0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)を、 $\alpha(\alpha)$ は、2以上の整数)とMの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、

この生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックインタリーブを行うことを特徴とするブロックインタリーブ装置。

【請求項3】 請求項2記載のブロックインタリーブ装置において、

前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定したことを特徴とするブロックインタリーブ装置。

【請求項4】 請求項2記載のブロックインタリーブ装置において、

前記αとM の(-x)乗が等しくないように、これらの値を設定したことを特徴と するブロックインタリーブ装置。 【請求項5】 請求項2記載のブロックインタリーブ装置において、

前記 α 、L、M の値を、それぞれ α =20 、L=8 、M=203 としたことを特徴とするブロックインタリーブ装置。

【請求項6】 アドレスが連続する順序で割り当てられた記憶装置に対し1 アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、

読み出しデータがブロックデインタリーブされたものとなるような順序で読み出しを行って出力データとし、

その後この読み出しと同じ順序で書き込みを行うことによりブロックデインタ リーブを行うようにしたことを特徴とするブロックデインタリーブ装置。

【請求項7】 請求項6記載のブロックデインタリーブ装置において、

本ブロックデインタリーブ装置の出力を生成するためのL ×M データの記憶装置と、

前記記憶装置に出力するアドレスを生成するアドレス生成装置と、

前記記憶装置に対し制御信号を出力する記憶装置制御装置とを備え、

前記アドレス生成装置において、ブロック番号b(bは0 以上の整数)の0 番目のアドレスAb(0)を0 とし、ブロック番号b のn 番目(nは0 以上の整数)のアドレスAb(n)をα(αは、2 以上の整数)とL の(b-x)乗(x は0 以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL ×M-1 で割った剰余から生成し、

この生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックディンタリーブを行うことを特徴とするブロックディンタリーブ装置。

【請求項8】 請求項7記載のブロックデインタリーブ装置において、

前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定したことを特徴とするブロックデインタリーブ装置。

【請求項9】 請求項7記載のブロックデインタリーブ装置において、

前記αとLの(-x)乗が等しくないように、これらの値を設定したことを特徴と するブロックデインタリーブ装置。

【請求項10】 請求項7記載のブロックデインタリーブ装置において、 前記 α 、L、M の値を、それぞれ α =20 、L=8 、M=203 としたことを特徴とす



るブロックデインタリーブ装置。

【請求項11】 アドレスが連続する順序で割り当てられた記憶装置に対し 1アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、

読み出しデータがブロックインタリーブされたものとなるような順序で読み出 しを行って出力データとし、

その後この読み出しと同じ順序で書き込みを行うことによりブロックインタリ ーブを行うようにしたことを特徴とするブロックインタリーブ方法。

【請求項12】 請求項11記載のブロックインタリーブ方法において、

ブロック番号b(bは0 以上の整数) の0 番目のアドレスAb(0) を0 とし、ブロック番号b のn 番目 (nは0 以上の整数) のアドレスAb(n) をα(αは、2 以上の整数) とM の(b-x) 乗(x は0 以上b以下の整数) の乗算結果にAb(n-1) を加算した結果をL ×M-1 で割った剰余から生成し、この生成したアドレスに対してL ×M データの記憶装置の読み出し、書き込みを繰り返すことによりブロックインタリーブを行うことを特徴とするブロックインタリーブ方法。

【請求項13】 請求項12記載のブロックインタリーブ方法において、 前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定した ことを特徴とするブロックインタリーブ方法。

【請求項14】 請求項12記載のブロックインタリーブ方法において、 前記αとM の(-x)乗が等しくないように、これらの値を設定したことを特徴と するブロックインタリーブ方法。

【請求項15】 請求項12記載のブロックインタリーブ方法において、前記 α 、L、M の値を、それぞれ α =20、L=8 、M=203 としたことを特徴とするブロックインタリーブ方法。

【請求項16】 アドレスが連続する順序で割り当てられた記憶装置に対し 1アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、

読み出しデータがブロックデインタリーブされたものとなるような順序で読み 出しを行って出力データとし、

その後この読み出しと同じ順序で書き込みを行うことによりブロックデインタ リーブを行うようにしたことを特徴とするブロックデインタリーブ方法。 【請求項17】 請求項16記載のブロックデインタリーブ方法において、ブロック番号b(bは0以上の整数)の0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)をα(αは、2以上の整数)とLの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、生成したアドレスに対してL×Mデータの記憶装置の読み出し、書き込みを繰り返すことによりブロックデインタリーブを行うことを特徴とするブロックデインタリーブ方法。

【請求項18】 請求項17記載のブロックデインタリーブ方法において、 前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定した ことを特徴とするブロックデインタリーブ方法。

【請求項19】 請求項17記載のブロックデインタリーブ方法において、 前記αとLの(-x)乗が等しくないように、これらの値を設定したことを特徴と するブロックデインタリーブ方法。

【請求項20】 請求項17記載のブロックデインタリーブ方法において、 前記 α 、L、M の値を、それぞれ α =20、L=8、M=203 としたことを特徴とするブロックデインタリーブ方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

この発明は、衛星放送・地上波放送・ケーブル放送などのディジタル伝送及び ハードディスクなどの記憶装置の読み出し・書き込みにおいて必要とされるブロックインタリーブ装置,ブロックデインタリーブ装置,ブロックインタリーブ方 法,およびブロックデインタリーブ方法に関するものである。

[0002]

【従来の技術】

ブロックインタリーブはバースト誤りに対する対策として有効なものである。

[0003]

これを、衛星放送を例にとって説明すると、地上の放送局からの電波は衛星に送出され、衛星で中継されて、家庭に設けた衛星放送受信機によって受信される





ここで、放送局から衛星を介して家庭に向けて送信された電波は、伝送経路中 で雷や雨等があると妨害を受け、その妨害を受けている間中、データに誤りが生 じてしまう。これがバースト誤りと言われるものである。

[0005]

ディジタル伝送では予めエラー訂正用の情報が本来のデータに付加されているので、各セグメントにおいて一定範囲内のビットの誤りであればこれを訂正することが可能であるが、バースト誤りのような連続した誤りはこれを訂正することができない。

[0006]

そこで、予め伝送すべきデータを時間的に分散させておくことにより(その一手法がブロックインタリーブである)、伝送の過程でバースト誤りが生じたとしても、受信側で予め分散されていたデータの時間的位置を復元する際に(その一手法がブロックデインタリーブである)、バースト誤りが分散され、個々のデータブロックでは誤りをエラー訂正可能な範囲のビット数に収まるようにすることができる。

[0007]

このようなブロックインタリーブやブロックデインタリーブを行おうとすれば、本来1 ブロック(L×M データ) の記憶領域を持つ記憶装置2面を用いてこれらの記憶装置に書き込みと読み出しを交互に繰り返す処理が必要になるが、これを小回路規模かつ低消費電力で実現できるものの1つとして、従来、例えば特表平8-511393号公報に示されたものがあった。

[0008]

図13はこの従来のブロックインタリーブの動作を模式的に示すものであり、 ここでは、説明の簡単化のために、4行5列のデータに対し、ブロックインタリ ーブを行う場合を例にとって説明する。

この方式は、ブロックインタリーブ装置の記憶装置のアドレスが図13(a)のように割り当てられているとすると、まず、REGを1とし、 $0 \rightarrow 1 \rightarrow 2 \rightarrow \cdots$

→19の順で、すなわちそのアドレスが増加する順に従ってデータを書き込んでゆく。次に、図13(b) に示されているように、アドレスが増加する順に従ってデータを読み出す。即ち、REGに5を乗じ、図13(a) におけるアドレス0を初期値として、1入力データ毎に5増加するアドレスを順次生成するが、その際、アドレスが19(=4×5-1)を越えるとこの19を減算する。そして、この生成規則に従って生成したアドレスに従い、まず、図13(a) において既に書き込まれているデータを、この生成したアドレスの順に読み出し、その読み出しが終了した後に、読み出しを行ったのと同じ順でデータの書き込みを行なう。

[0009]

次に、図13(c) に示されているように、このREGに対し5を乗じるが、その値が19を越えるとこの19を減算する。

そして、図13(a) に示されているアドレスの配置に対しアドレス0を初期値として、1入力データ毎に6増加するアドレスを順次生成し、アドレスが19($=4\times5-1$)を越えると、この19を減算することにより読み出しを行い、その読み出しが終了した後に、読み出しを行ったのと同じ順でデータの書き込みを行なう。

[0010]

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し、書き込みを行ってゆけば、この例では図13(j) の時点において、図13(a)と同様のアドレスの順に戻る。


このような手順を繰り返すことにより、図14に示すように、1ブロック(L×M データ) の記憶領域を持つRAM202を用いてブロックインタリーブを行うことが可能である。これはRAM制御装置200による書き込み読み出し制御、およびアドレス生成装置201により生成するアドレスを上述のように工夫することにより実現しているものである。

[0011]

この従来例のブロックインタリーブ装置におけるアドレス生成規則は以下の通 りである。

即ち、n番目のアドレスをAb(n)、記憶装置の行の数をL、列の数をM、b





 $Ab(n) = (Ab(n-1) + M**(b-x)) \mod (L \times M-1) \cdots (1)$ また、REG= $(M**(b-x)) \mod (L \times M-1)$ ただし、Ab(0) = 0とする。また、**はべき乗を表わす。

[0012]

また、このようにしてブロックインタリーブを行ったデータに対しブロックデ インタリーブを行うには、

ブロックデインタリーブ装置の記憶装置のアドレスが図13(k) のように割り当てられているとすると、まず、REGを1とし、 $0 \rightarrow 1 \rightarrow 2 \rightarrow \cdots \rightarrow 19$ の順で、すなわちそのアドレスが増加する順に従ってデータを書き込んでゆく。次に、図13(l) に示されているように、データを読み出す。即ち、REGに4を乗じ、図13(k) におけるアドレス0を初期値として、1入力データ毎に4増加するアドレスを順次生成するが、その際、アドレスが $19(=4 \times 5 - 1)$ を越えるとこの19を減算する。そして、この生成規則に従って生成したアドレスに従い、まず、図13(k) において既に書き込まれているデータを、この生成したアドレスの順に読み出し、その読み出しが終了した後に、読み出しを行ったのと同じ順でデータの書き込みを行なう。


[0013]

次に、図13(m) に示されているように、このREGに対し4を乗じるが、その値が19を越えるとこの19を減算する。

そして、図13(k) に示されているアドレスの配置に対しアドレス0を初期値 として、1入力データ毎に16増加するアドレスを順次生成し、アドレスが19 (=4×5-1) を越えるとこの19を減算することにより読み出しを行い、そ の読み出しが終了した後に、読み出しを行ったのと同じ順でデータの書き込みを 行なう。

[0014]

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し、書き込みを行ってゆけば、この例では図13(t) の時点において、図13(k) と同様のアドレスの順に戻る。



[0015]

この従来例のブロックデインタリーブ装置におけるアドレス生成規則は以下の 通りである。

 $Ab(n) = (Ab(n-1) + L**(b-x)) \mod (L \times M-1) \cdots (2)$ また、REG= $(L**(b-x)) \mod (L \times M-1)$ ただし、Ab(0) = 0とする。

この式(2) は式(1) のMをLに変更したものである。

[0016]

【発明が解決しようとする課題】

従来のブロックインタリーブ装置およびブロックデインタリーブ装置は以上のように構成されており、上述のように1ブロックの記憶領域を持つ記憶装置1面のみを用いてブロックインタリーブおよびブロックデインタリーブを行うことができ、装置の省面積化、および低消費電力化を実現できるものである。

しかしながら、本件発明者が鋭意研究を行った結果、この従来の処理方式には 、さらに回路面積を小面積化でき、あるいは消費電力を低減できる余地があるこ とが判明した。

[0017]

本発明は、記憶装置制御装置を最適化することにより、回路面積のより省面積 化や、より低消費電力化を実現できるブロックインタリーブ装置, ブロックデイ ンタリーブ装置, ブロックインタリーブ方法, およびブロックデインタリーブ方 法を得ることを目的とする。

[0018]

【課題を解決するための手段】

本願の請求項1の発明に係るブロックインタリーブ装置は、アドレスが連続す



る順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔でアドレスを 飛ばして書き込みを行い、読み出しデータがブロックインタリーブされたものと なるような順序で読み出しを行って出力データとし、その後この読み出しと同じ 順序で書き込みを行うことによりブロックインタリーブを行うようにしたもので ある。

本願の請求項1の発明に係るブロックインタリーブ装置は、上述のような書き込み、読み出し動作を行うことにより、1ブロックの記憶領域を持つ記憶装置1面でのブロックインタリーブ動作を可能とし、かつ記憶装置制御装置の回路規模を縮小可能とする。

[0019]

また、本願の請求項2の発明に係るブロックインタリーブ装置は、請求項1記載のブロックインタリーブ装置において、本ブロックインタリーブ装置の出力を生成するためのL ×M データの記憶装置と、前記記憶装置に出力するアドレスを生成するアドレス生成装置と、前記記憶装置に対し制御信号を出力する記憶装置制御装置とを備え、前記アドレス生成装置において、ブロック番号b の0 番目のアドレスAb(0) を0 とし、ブロック番号b のn 番目(nは0 以上の整数)のアドレスAb(n)を、α(αは、2 以上の整数)とM の(b-x)乗(x は0 以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL ×M-1で割った剰余から生成し、この生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックインタリーブを行うようにしたものである。

本願の請求項2の発明に係るブロックインタリーブ装置は、上述のように構成 したことにより、記憶装置、アドレス生成装置を最適化し、最小限の回路面積に より、ブロックインタリーブを行うことを可能とする。

[0020]

また、本願の請求項3の発明に係るブロックインタリーブ装置は、請求項2記載のブロックインタリーブ装置において、前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定したものである。

本願の請求項3の発明に係るブロックインタリーブ装置は、上述のように構成 したことにより、アドレスの生成規則が破綻するのを防止し、記憶装置、アドレ



ス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行う ことを可能とする。

[0021]

また、本願の請求項4の発明に係るブロックインタリーブ装置は、請求項2記載のブロックインタリーブ装置において、前記αとMの(-x)乗が等しくないように、これらの値を設定したものである。

本願の請求項4の発明に係るブロックインタリーブ装置は、上述のように構成 したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを 行うのを防止し、記憶装置、アドレス生成装置を最適化し、最小限の回路面積に より、ブロックインタリーブを行うことを可能とする。

[0022]

また、本願の請求項 5 の発明に係るブロックインタリーブ装置は、請求項 2 記載のブロックインタリーブ装置において、前記 α 、L 、M の値を、それぞれ α = 2 0 、L=8 、M=203 としたものである。

本願の請求項5の発明に係るブロックインタリーブ装置は、上述のように構成 したことにより、アドレス生成装置を構成する比較器の面積が低減し、記憶装置 、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリー ブを行うことを可能とする。

[0023]

また、本願の請求項6の発明に係るブロックデインタリーブ装置は、アドレス が連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔でア ドレスを飛ばして書き込みを行い、読み出しデータがブロックデインタリーブさ れたものとなるような順序で読み出しを行って出力データとし、その後この読み 出しと同じ順序で書き込みを行うことによりブロックデインタリーブを行うよう にしたものである。

本願の請求項6の発明に係るブロックデインタリーブ装置は、上述のような書き込み、読み出し動作を行うことにより、1 ブロックの記憶領域を持つ記憶装置1 面でのブロックデインタリーブ動作を可能とし、かつ記憶装置制御装置の回路規模を縮小可能とする。





また、本願の請求項7の発明に係るブロックデインタリーブ装置は、請求項6記載のブロックデインタリーブ装置において、本ブロックデインタリーブ装置の出力を生成するためのL ×M データの記憶装置と、前記記憶装置に出力するアドレスを生成するアドレス生成装置と、前記記憶装置に対し制御信号を出力する記憶装置制御装置とを備え、前記アドレス生成装置において、ブロック番号b の0番目のアドレスAb(0)を0とし、ブロック番号b のn番目(nは0以上の整数)のアドレスAb(n)を、α(αは、2以上の整数)とLの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、この生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックデインタリーブを行うようにしたものである。

本願の請求項7の発明に係るブロックデインタリーブ装置は、上述のように構成したことにより、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことを可能とする。

[0025]

また、本願の請求項 8 の発明に係るブロックデインタリーブ装置は、請求項 7 記載のブロックデインタリーブ装置において、前記α とL ×M-1 との間に公約数が存在しないように、これらの値を設定したものである。

本願の請求項8の発明に係るブロックデインタリーブ装置は、上述のように構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことを可能とする。

[0026]

また、本願の請求項9の発明に係るブロックデインタリーブ装置は、請求項7 記載のブロックデインタリーブ装置において、前記αとLの(-x)乗が等しくない ように、これらの値を設定したものである。

本願の請求項9の発明に係るブロックデインタリーブ装置は、上述のように構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止し、記憶装置、アドレス生成装置を最適化し、最小限の回路面積



により、ブロックデインタリーブを行うことを可能とする。

[0027]

また、本願の請求項10の発明に係るブロックデインタリーブ装置は、請求項 7記載のブロックデインタリーブ装置において、前記α、L、Mの値を、それぞ れα=20 、L=8 、M=203 としたものである。

本願の請求項10の発明に係るブロックデインタリーブ装置は、上述のように 構成したことにより、アドレス生成装置を構成する比較器の面積が低減し、記憶 装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデイン タリーブを行うことを可能とする。

[0028]

また、本願の請求項11の発明に係るブロックインタリーブ方法は、アドレス が連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔でア ドレスを飛ばして書き込みを行い、読み出しデータがブロックインタリーブされ たものとなるような順序で読み出しを行って出力データとし、その後この読み出 しと同じ順序で書き込みを行うことによりブロックインタリーブを行うようにし たものである。


本願の請求項11の発明に係るブロックインタリーブ方法は、上述のような書 き込み,読み出し動作を行うことにより、1ブロックの記憶領域を持つ記憶装置 1面でのブロックインタリーブ動作を可能とし、かつ記憶装置制御装置の回路規 模を縮小可能とする。

[0029]

また、本願の請求項12の発明に係るブロックインタリーブ方法は、請求項1 1記載のブロックインタリーブ方法において、ブロック番号b の0 番目のアドレ スAb(0) を0 とし、ブロック番号b のn 番目(nは0 以上の整数)のアドレスAb (n) を、α(αは、2以上の整数)とMの(b-x)乗(x は0以上b以下の整数) の乗算結果にAb(n-1) を加算した結果をL ×M-1 で割った剰余から生成し、こ の生成したアドレスに対してL ×M データの記憶装置の読み出し、書き込みを繰 り返すことによりブロックインタリーブを行うようにしたものである。

本願の請求項12の発明に係るブロックインタリーブ方法は、上述のように構





[0030]

また、本願の請求項13の発明に係るブロックインタリーブ方法は、請求項1 2記載のブロックインタリーブ方法において、前記αとL ×M-1 との間に公約数 が存在しないように、これらの値を設定するようにしたものである。

本願の請求項13の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

[0031]

また、本願の請求項14の発明に係るブロックインタリーブ方法は、請求項1 2記載のブロックインタリーブ方法において、前記αとMの(-x)乗が等しくない ように、これらの値を設定するようにしたものである。

本願の請求項14の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止し、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

[0032]

また、本願の請求項15の発明に係るブロックインタリーブ方法は、請求項12記載のブロックインタリーブ方法において、前記 α 、L、M の値を、それぞれ α = 20 、L = 8 、M = 203 としたものである。

本願の請求項15の発明に係るブロックインタリーブ方法は、上述のように構成したことにより、アドレス生成装置を構成する比較器の面積が低減し、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことを可能とする。

[0033]

また、本願の請求項16の発明に係るブロックデインタリーブ方法は、アドレスが連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔で

アドレスを飛ばして書き込みを行い、読み出しデータがブロックデインタリーブ されたものとなるような順序で読み出しを行って出力データとし、その後この読 み出しと同じ順序で書き込みを行うことによりブロックデインタリーブを行うよ うにしたものである。

本願の請求項16の発明に係るブロックデインタリーブ方法は、上述のような書き込み、読み出し動作を行うことにより、1ブロックの記憶領域を持つ記憶装置1面でのブロックデインタリーブ動作を可能とし、かつ記憶装置制御装置の回路規模を縮小可能とする。

[0034]

また、本願の請求項17の発明に係るブロックデインタリーブ方法は、請求項16記載のブロックデインタリーブ方法において、ブロック番号b の0 番目のアドレスAb(0) を0 とし、ブロック番号b のn 番目(nは0 以上の整数)のアドレスAb(n)を、α(αは、2 以上の整数)とL の(b-x)乗(x は0 以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL ×M-1 で割った剰余から生成し、この生成したアドレスに対してL ×M データの記憶装置の読み出し、書き込みを繰り返すことによりブロックデインタリーブを行うようにしたものである。

本願の請求項17の発明に係るブロックデインタリーブ方法は、上述のように 構成したことにより、記憶装置、アドレス生成装置を最適化し、最小限の回路面 積により、ブロックデインタリーブを行うことを可能とする。

[0035]

また、本願の請求項18の発明に係るブロックデインタリーブ方法は、請求項17記載のブロックデインタリーブ方法において、前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定したものである。

本願の請求項18の発明に係るブロックデインタリーブ方法は、上述のように 構成したことにより、アドレスの生成規則が破綻するのを防止し、記憶装置、ア ドレス生成装置を最適化し、最小限の回路面積により、ブロックデインタリーブ を行うことを可能とする。

[0036]

また、本願の請求項19の発明に係るブロックデインタリーブ方法は、請求項



17記載のブロックデインタリーブ方法において、前記αとLの(-x)乗が等しくないように、これらの値を設定するようにしたものである。

本願の請求項19の発明に係るブロックデインタリーブ方法は、上述のように 構成したことにより、最初の書き込みの時点においてアドレスを連続して書き込 みを行うのを防止し、記憶装置、アドレス生成装置を最適化し、最小限の回路面 積により、ブロックデインタリーブを行うことを可能とする。

[0037]

また、本願の請求項20の発明に係るブロックデインタリーブ方法は、請求項17記載のブロックデインタリーブ方法において、前記 α 、L、M の値を、それぞれ α =20、L=8、M=203 としたものである。

本願の請求項20の発明に係るブロックデインタリーブ方法は、上述のように 構成したことにより、アドレス生成装置を構成する比較器の面積が低減し、記憶 装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデイン タリーブを行うことを可能とする。

[0038]

【発明の実施の形態】

(実施の形態1)

以下、本発明の実施の形態1について、図を用いて説明する。

本願発明によるブロックインタリーブ装置およびブロックインタリーブ方法に ついて説明する。

本実施の形態1 のブロックインタリーブ装置およびブロックインタリーブ方法は、記憶装置のアドレス生成装置を最適化することにより、記憶装置の制御装置の面積あるいは消費電力をより低減できるようにしたものである。

[0039]

図1は本願発明の実施の形態1による, L ×M データのブロックインタリーブを行うブロックインタリーブ装置を示すものである。図1において、101は本ブロックインタリーブ装置によりブロックインタリーブを行うべき入力データの入力端子、114はこのブロックインタリーブを行うべき入力データのブロックの先頭入力データ毎に同期して入力される先頭入力データ同期信号の入力端子、

特平11-06840

106は各入力データ毎に発生する同期信号の入力端子、112は同期信号入力 端子106から入力される同期信号に応じて記憶装置104を制御する制御装置 、103は入力端子106から入力される同期信号および入力信号114から入 力される先頭入力データ同期信号に基づいて記憶装置104のアドレスを生成す るアドレス生成装置、120はこのアドレス生成装置103が生成したアドレス を出力する出力端子、104は記憶装置であり、制御装置112の制御により、 アドレス生成装置103により生成されたアドレスに入力端子101からの入力 データを書き込み、これを読み出すことによりブロックインタリーブを行うもの である。105は本ブロックインタリーブ装置によりインタリーブされたデータ を出力する出力端子である。

[0040]

また、図1のアドレス生成装置103において、110は初期値M を発生する 定数発生器、111はこの初期値Mとレジスタ113の出力を乗算する乗算器、 140はこの乗算器111の出力がオーバフローした場合の処理を行うオーバフ ロー処理装置、113はこのオーバフロー処理装置140の出力または定数発生 器118の出力がセットされるレジスタ、118は初期値αを発生する定数発生 器、115はこのレジスタ113の出力とレジスタ117の出力を加算する加算 器、141はこの加算器115の出力がオーバーフローした場合の処理を行うオ ーバフロー処理装置、117はこのオーバフロー処理装置141の出力または定 数発生器119の出力がセットされるレジスタ、119は初期値1を発生する定 数発生器である。

図2は本実施の形態1によるブロックインタリーブ装置の動作を模式的に示す ものであり、4行5列のデータに対し、ブロックインタリーブを行う場合を例に とって示している。

[0041]

次に図1の動作について、図2に示した,4行5列のデータに対し、ブロック インタリーブを行う場合を例にとって説明する。

図1に示すように、本実施の形態1によるブロックインタリーブ装置は、入力 端子101から入力されるデータをL ×M データの記憶装置104に書き込み、



このL ×M データの記憶装置104からデータを読み出すことによりブロックインタリーブを行うものであり、その際、図2に示すような順序で書き込み、読み出しを行うように、制御装置112が前記記憶装置104へ制御信号を出力することによりその書き込み、読み出し制御を行い、かつアドレス生成装置103がその書き込み、読み出しの際のアドレスを生成し、これを前記記憶装置104に出力することにより、1ブロックの記憶領域を持つ記憶装置1面でブロックインタリーブされた出力105を生成できるものである。

[0042]

この装置は、ブロックインタリーブ装置の記憶装置104のアドレスが図13 (a) のように割り当てられているとすると、まず、図2(a) のようにREGを2とし、図13(a) のアドレス0を初期値とし入力データ毎に2増加する書き込みアドレスを順次生成する。その際、書き込みアドレスが19(=4×5-1)を越えるとこの19を減算する。そして、この生成規則に従って生成した書き込みアドレスに従い、データを書き込みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

即ち、図 $1\ 3\ (a)$ の従来方式では書き込みアドレスが増加する順に従って $0\to 1\to 2\to\cdots \to 1\ 9$ の順でデータを順次書き込んでいたものが、本実施の形態1 ではこれを1つ飛ばしに書き込んでゆくものである。

[0043]

次に、図2(b) に示されているように、REGに5を乗じ、図2(a) におけるアドレスの並びを基準として、図2(a) のアドレス0を初期値とし、入力データ毎にアドレスが $10(=2\times5)$ 増加するアドレスを順次生成するが、その際、アドレスが $19(=4\times5-1)$ を越えるとこの19を減算する。

そして、この生成規則に従って生成したアドレスに従い読み出しおよび書き込 みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

[0044]

次に、図2(c) に示されているように、このREGに対し5を乗じるが、その 値が19を越えているのでこの19により除算を行いその剰余12を求める。

そして、図13(a) に示されているアドレスの並びを基準とし、そのアドレス

0 を初期値として、入力データ毎に 1 2 増加するアドレスを順次生成し、アドレスが 1 9 (= $4 \times 5 - 1$) を越えるとこの 1 9 を減算する。

そして、この生成規則に従って生成したアドレスに従い読み出しおよび書き込みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

[0045]

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し、書き込みを行ってゆけば、この例では図2(j) の時点において、図2(a) と同様のアドレスの順に戻る。

このような手順を繰り返すことにより、図3に示すように、1 ブロックの記憶 領域を持つ記憶装置1面を用いてブロックインタリーブを行うことを可能として いる。これは制御装置112による書き込み読み出し制御、およびアドレス生成 装置103により生成する記憶装置104のアドレスを上述のように工夫するこ とにより実現しているものであり、これに加えて、本実施の形態1ではアドレス 生成装置の回路面積や消費電力の低減が可能になっているものである。

[0046]

この実施の形態1におけるアドレス生成規則は以下の通りである。

即ち、n番目のアドレスをAb(n)、記憶装置の行の数をL、列の数をM、ブロック番号bをO以上の整数、xをO以上b以下の任意の整数とすると、

 $Ab(n) = (Ab(n-1) + \alpha \times M * * (b-x)) \mod (L \times M-1) \cdots$ (3)


 $\sharp \mathsf{k}$, $\mathsf{REG} = \alpha \times \mathsf{M} * * (b-x) \mod (\mathsf{L} \times \mathsf{M} - 1)$

ただし、Ab(0) = 0、 α は2以上の整数とする。また、**はべき乗を表わす。

[0047]

従って、上述の例では $\alpha=2$ として最初の書き込みの際に1つ飛ばしに書き込みを行っており、 α の値を適宜設定することにより、2つ飛ばし以上で書き込みを行うことも可能であるが、 α と $L\times M-1$ の間に公約数が存在してはいけない。これは、 α と $L\times M-1$ の間に公約数が存在すると、ブロック内のデータの最後のデータがアドレス $L\times M-1$ に書き込まれるはずなのに、途中でアドレスが





また、αがMの(-X)乗に等しい場合も除く必要がある。この場合は従来例に一致し、さらなる回路規模の縮小や消費電力の低減が実現できないからである。

[0048]

次にこのような書き込み読み出し動作を行うのに必要な、アドレス生成装置の アドレス生成動作について説明する。

図1のアドレス生成装置103において、定数発生器118は初期値「α」を発生し、これをレジスタ113に出力する。乗算器111はこのレジスタ113の出力と定数発生器110の出力「M」を乗算し、オーバフロー処理装置140に出力する。

[0049]

オーバフロー処理装置 140はその入力データがL ×M-1 以下になるまで「L ×M-1」を減算し、その結果をレジスタ113に出力する。このレジスタ113 は、ブロックの先頭入力データ同期信号 114により入力データがL ×M 個入力された時点で初めてオーバフロー処理装置 140の出力値に更新される。

[0050]

また、定数発生器 1 1 9 は初期値「1」を発生し、これをレジスタ 1 1 7 に出力する。加算器 1 1 5 はこのレジスタ 1 1 7 の出力とレジスタ 1 1 3 の出力を加算し、オーバフロー処理装置 1 4 1 に出力する。

[0051]

オーバフロー処理装置 141 はその入力データがL ×M-1 以下になるまで「L ×M-1」を減算し、その結果をレジスタ117に出力する。このレジスタ117 は、ブロックの先頭入力データ同期信号 114 により入力データがL ×M 個入力された時点で初期値「1」にリセットされ、同期信号入力106により入力データ毎に更新される。

[0052]

これにより、アドレス生成装置において、ブロック番号b の0 番目のアドレス Ab(0) を0 とし、ブロック番号b のn 番目(n は0 以上の整数)のアドレスAb(n) を、 α (α は、2 以上の整数)とM の(b-x) 乗(x は0 以上 b以下の整数)

の乗算結果とAb(n-1) との和をL ×M-1 で割った剰余から生成することにより、本実施の形態 1 の装置における記憶装置のアドレスの生成を実行しているものであり、かつオーバーフロー処理装置を設けることにより、乗算や加算を繰り返すことにより、アドレス生成装置内部で数値がL ×M-1 以上に発散してゆくのを抑えている。

[0053]

図4はこのオーバフロー処理装置140および141の構成を示している。図4(a)のオーバフロー処理装置140において、121はスイッチであり、ブロックの先頭入力データ同期信号114に応じて本オーバーフロー処理装置の入力とレジスタ125の出力を切り替えて出力する。123はその入力がL×M-1以上か否かを判定する比較器、122はその入力よりL×M-1を減算する減算器、124はスイッチであり、比較器123の判定結果に応じてこれに入力されるスイッチ121の出力および減算器122の出力を切り替えて出力する。125はこのスイッチ124の出力を入力とするレジスタである。

[0054]

また、図4(b)のオーバフロー処理装置141において、131はスイッチであり、ブロックの先頭入力データ同期信号114に応じて本オーバーフロー処理装置の入力とレジスタ135の出力を切り替えて出力する。133はその入力がL×M-1以上か否かを判定する比較器、132はその入力よりL×M-1を減算する減算器、134はスイッチであり、比較器133の判定結果に応じてこれに入力されるスイッチ131の出力および減算器132の出力を切り替えて出力する。135はこのスイッチ134の出力を入力とするレジスタである。

[0055]

次に動作について説明する。オーバフロー処理装置140,141の動作は同様であるので、オーバフロー処理装置140についてのみこれを述べる。まず、スイッチ121には本オーバフロー処理装置140の入力およびレジスタ125の出力が与えられるが、入力データがブロックの先頭に該当し、ブロックの先頭入力データ同期信号114が入力されると、スイッチ121はオーバフロー処理装置140の入力を選択し、それ以外の場合はレジスタ125の出力を選択する



。このスイッチ121の出力は比較器123によりL×M-1と比較される。スイッチ124にはスイッチ121の出力からL×M-1を減算する減算器122の出力およびスイッチ121の出力が与えられるが、スイッチ121の出力がL×M-1以上である旨を比較器123が判定すると減算器122の出力を選択し、それ以外の場合はスイッチ121の出力を選択する。そしてこのスイッチ124の出力はレジスタ125に出力され、入力データ同期信号106により入力データ毎に更新される。これにより、オーバーフロー処理装置140はL×M-1以上であれば、L×M-1を繰り返し減算することにより、入力をL×M-1以下となるように制限する。

このようなオーバフロー処理装置を設けることにより、アドレス生成装置の内部で乗算や加算を繰り返すことにより、数値がL×M-1以上に発散してゆくのを抑えている。

[0056]

また、式(3)において、xの値を設定することにより、初期状態を図2(a)以外のいずれかの状態に変更することもできるが、この場合も上述の処理を繰り返すことにより、初期状態のブロックに戻り、以降の処理は同様の繰り返しとなる。

[0057]

このように、本実施の形態1は1ブロックの記憶領域を持つ記憶装置でブロックインタリーブを行えるものであり、この点は従来例と同様であるが、本実施の形態1はさらにそのアドレス生成装置の回路面積を削減できるものである。

[0058]

以下、この点につき説明する。

表1は本実施の形態1と同様の回路構成で従来例を構成した場合(図1において、定数発生器118のαの値を1としたのが従来例であり、これを2以上とすれば本実施の形態1になる)に、レジスタ113の値の遷移を示したものである



	ľ	0001					
【表 1 1]						
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 22 22 22 22 25 26 27 26 27 26 27 26 27 27 28 28 28 28 28 28 28 28 28 28 28 28 28	L= 4 M= 5 α= 1						
	val= val= val= val= val=	1 → 5 → 6 → 11 → 17 → 9 →	5 25 30 55 85 45	6 11 36 66 26	17 47 7	28	9
	va= va= va=	7 → 16 → 4 →	35 80 20	16 61 1	4 2	23	4
	overtime = maxoverval = minoverval = maxval =		16 85 20 17				
	L= M= α=	.4 5 2			·		
28 29 30 31 32	va= va= va= va=	$ \begin{array}{c} 2 \rightarrow \\ 10 \rightarrow \\ 12 \rightarrow \\ 3 \rightarrow \end{array} $	10 50 60 15	31 41	12 22	3	
31 32 33 35 36 37 38 39 40 41 42	val= val= val= val= val=	15 → 18 → 14 → 13 → 8 →	75 90 70 65 40	56 71 51 46 21	37 52 32 27 2	18 33 13 8	14
	overtime = maxoverval = minoverval = maxval =		20 90 21 18				


[0060]

この表1はL=4, M=5、即ち4行5列のデータに対しブロックインタリー ブを行う場合のレジスタ113の値の推移を示したものであり、表1中のval と して示したのがレジスタ113の値であり、しきい値19 (=5×4-1) を越 える場合はオーバーフロー処理装置によってこのしきい値内に収まるように、順 次値が減少するように処理されている。

[0061]

また、overtimeはレジスタ113の値がしきい値を越える回数、maxoverval はしきい値を越えるレジスタ113の値の最大値、minovervalはしきい値を越え





[0062]

また、この表1の行8ないし行16は従来例(行5で $\alpha = 1$ と設定)におけるレジスタ113の値の推移を示しており、行29ないし行37は本実施の形態1(行26で $\alpha = 2$ と設定)におけるレジスタ113の値の推移を示している。

[0063]

これらを対比することにより、従来例ではしきい値を越えるレジスタ113の値の最小値minovervalが20 (= L×Mの値、即ちしきい値19を越える最小の値)であるのに対し、本実施の形態1では21、すなわち従来例よりも大きくなっていることが分かる。

[0064]

また表2の行3ないし行21はL=8, M=203、即ち8行203列のデータに対しブロックインタリーブを行う場合のレジスタ113の値の計算結果を示したものであり、表2の行8ないし11が従来例のレジスタ113の値の計算結果を示したものである。また表2の行18ないし行21が本実施の形態1におけるレジスタ113の値の計算結果を示したものである。

[0065]

【表2】

[0066]

これらを対比することにより、従来例ではオーバフロー処理装置140のしきい値を越えるレジスタ113の値の最小値minovervalが1624(=L×Mの値、即ちしきい値1623を越える最小の値)であるのに対し、本実施の形態1では1643、すなわち従来例よりも大きくなっていることが分かる。

[0067]

このように、本実施の形態1では、記憶装置に書き込み、読み出しを行う際の最初の書き込みにおいて、従来例ではアドレス通りに順次書き込みを行っているのに対し、1つ以上飛ばして書き込みを行うようにしており、この最初の書き込み順序が異なることにより、レジスタ113に保持される、しきい値を越える最小の値が従来例と同一かそれより大きくなる。

[0068]

これにより、従来例では1624以上を比較する比較器が必要であったが、本 実施の形態1では1643以上を比較する比較器でよいため比較器の機能が簡略 化する。

このように、オーバフロー処理装置内の比較器で入力と比較すべきしきい値を L×Mよりも大きくできる場合は、比較器の回路規模を従来例より必ず小さくで きる。

[0069]

以下、この点を、8行203列のデータに対しブロックインタリーブを行う装置を例にとって説明する。

この場合、従来例の方式では、オーバフロー処理装置140内の比較器123 は入力がL×M、即ち1624以上であることを判定しなければならない。

図5は従来例の方式により8行203列のデータに対しブロックインタリーブを行う装置のオーバーフロー処理装置における比較器の構成を示すものである。

図5において、3311ないし3319および3321ないし3333はAN Dゲート、3336ないし3339および3350ないし3356はORゲート である。



[0070]

次に動作について説明する。入力 I が 1 6 2 4 以上である旨を判定するには、 入力 I のビットパターンがこの 1 6 2 4 を 2 進数に展開した 0 1 1 0 0 1 0 1 1 0 0 0 以上であることを判定すればよい。そしてその際、入力 I の下位 3 ビットはその値が 0 であっても 1 であっても判定に支障はなく、これら下位 3 ビットが全て 1 の場合の入力値は 1 6 3 1 になる。従って、入力値が 1 6 2 4 である旨を判定する際に下位 3 ビットを入力しないことにより、入力値が 1 6 2 4 ~ 1 6 3 1 である旨を判定することができる。


[0071]

ANDゲート3311ないし3319はこうした原理により入力値が1624~1631である旨を判定するものであり、ANDゲート3311ないし3314により入力値の12ビット目ないし5ビット目のビットパターンが0110010100に一致する場合にそれぞれ1を出力する。ANDゲート3315および3316はこれら4つのANDゲート3311ないし3314の出力が全て1である場合にそれぞれ1を出力し、ANDゲート3317はANDゲート3315および3316の出力が全て1である場合に1を出力する。また、ANDゲート3318は入力値の4ビット目が1であり、かつANDゲート3316の出力が1である場合に1を出力する。さらに、ANDゲート3319はANDゲート3317および3318の出力が全て1である場合に1を出力する。従って、ANDゲート3319の出力が1の場合、入力値が1624~1631である旨が判明する。

[0072]

同様に、ANDゲート3321ないし3326は入力が1632~1663で ある旨を判定する。また、ANDゲート3327ないし3330は入力が166 4~1791である旨を判定する。また、ANDゲート3331ないし333 は入力が1792~2047である旨を判定する。また、ORゲート3350な いし3356は入力が2048~524287 (maxovervalが325409であるため 524287まで判定する。) である旨を判定する。

従って、ORゲート3336ないし3339によりこれらの判定結果を束ねる



[0073]

このように、従来例では比較器は入力がL×M、即ち1624以上であることを判定しなければならないが、表2の行1ないし行11及び表2の行13ないし行21の対比により、本実施の形態1では入力が1643以上である旨を判定すればよい。

[0074]

図6は本実施の形態1のブロックインタリーブを行う装置のオーバフロー処理 装置における比較器の構成を示すものである。

図6において、3321ないし3333はANDゲート、3340ないし33 42および3350ないし3356はORゲートである。

この図6では、本来入力が1643以上である旨を判定すべきであるが、この 判定は、1632以上を判定する場合に含まれるため、この回路では、1632 以上である旨を判定している。

[0075]

まず、入力が1632~1663である旨をANDゲート3321ないし3326が判定する。また、入力が1664~1791である旨をANDゲート3327ないし3330が判定する。また、入力が1792~2047である旨をANDゲート3331ないし333が判定する。また、入力が2048~524287まで判定する。)である旨をORゲート3350ないし3356が判定する。

従って、ORゲート3340ないし3342によりこれらの判定結果を束ねる ことにより、入力値が1632以上、即ち1643以上である旨を判定すること ができる。

[0076]

この図6の回路はANDゲートが13個、ORゲートが10個必要であるが、 従来例に対応する図5の回路では、ANDゲートが22個、ORゲートが11個 必要であり、この図6の回路は、比較すべき対象が減った分、従来例よりも回路 規模を縮小でき、省面積化が図れ、かつその分消費電力も低減することができる



[0077]

ところで、このL=8, M=203, α =20の場合は、BSデジタル放送に おける誤り訂正に用いて有効なものである。

即ち、BSデジタル放送の場合、リードソロモン復号器の訂正の対象となる1 データセグメントは、データインタリーブ装置の内では203byteとなっており 、送信側のブロックインタリーブ装置の列の数が203であれば、もっとも少な いインタリーブ装置の記憶容量でリードソロモン復号器の訂正能力を向上するこ とが可能となる。また、行および列の数が増加するほど、連続したバースト誤り に対してのリードソロモン復号器の訂正能力が向上する。

[0078]

なお、 α は L × M - 1 との間に公約数が存在せず、Mの(-X)乗に等しくなければ、2以上の任意の整数であってよいが、 α = 20の場合がもっとも効果が大きい。

また、以上の場合とは異なる原理により消費電力を低減できる場合がある。

以下、この場合について述べると、表3はL=10, M=8、即ち10行8列のデータに対しブロックインタリーブを行う場合のレジスタ113の値の推移を、本実施の形態1と従来例の回路について対比して示したものである。




[0079]

```
【表3】
     23
        L=
               10
     45
        M=
                 8
         \alpha =
     6
     8
        va⊨
     9
        va=
                   10 →
                              100
                              210
520
                                       131
                                               52
362
   10
        val=
                                      441
381
                                                       283
223
        val=
                                                               204
                                                                        125
                                                                                 46
                                               302
492
                   46 →
                              460
                                                               144
                                                                         65
   12
        va⊨
                                                                        255
   13
                                                               334
                                                                                176
                                                                                          97
                                                                                                  18
                   65 →
                              650
                                       571
        va=
                                               22
62
462
512
222
                              180
220
                                       101
        va⊨
                                       141
        val=
                   62 →
67 →
                              620
670
380
                                      541
591
                                                       383
433
                                                               304
354
                                                                        255
                                                                                146
   16
        va=
                                                                                          67
                                                                        275
                                                                                196
                                                                                        117
                                                                                                  38
        va⊨
                                       301
                                                       143
                                                                 64
   18
                   38 →
        val=
                   64 →
8 →
   19
20
21
22
23
24
                              640
                                       561
                                               482
                                                       403
                                                               324
                                                                        245
                                                                                166
                                                                                          87
                                                                                                    8
        va⊨
                                80
        va⊨
                              54
670
        overtime
        maxoverval =
                                80
        minoverval =
   25
26
27
28
29
30
        maxval
               10
        L=
                 84
        M=
        \alpha =
   31
32
33
                              40
400
        val=
                                      321
                                               242
                                                       163
                   40 →
                                                                 84
                                                                          5
        va =
                              50
500
260
   35
36
37
38
39
        va⊨
                    5 →
                                              342
102
72
                                       421
                                                       263
                                                                        105
                                                                                 26
                   50 →
                                                               184
        va⊨
                                      181
151
641
        va⊨
                                                        23
                   23 →
72 →
9 →
                              230
720
90
        val=
                                               562
                                                       483
                                                                       325
                                                                                246
                                                                                        167
                                                                                                  88
                                                                                                            9
                                                               404
        va⊨
        va=
   41
42
                   11 →
                                      31
231
        va⊨
                              110
                                               152
572
32
                                                       73
493
        va⊨
                   31 →
                              310
                   73 →
19 →
                              730
                                      651
                                                                       335
                                                                                256
                                                                                                  98
                                                                                                          19
        va⊨
                                                               414
                                                                                        177
   44
                              190
                                       111
        va⊨
                                               162
                                                        83
   45
        va=
                   32 →
                              320
                                       241
   46
47
                                45
        overtime
   48
        maxoverval =
                              730
                                83
73
   49
        minoverval
        maxval
```

[0080]

この表3より明らかなように、従来例ではレジスタ113の値がしきい値を越える回数overtimeが54回であるのに対し、本実施の形態1ではこれが45回に減少しており、このovertimeの減少により、オーバフロー処理装置140における計算量が減少し、さらに従来の方式ではオーバフロー処理装置141のオーバフロー回数が474回であったが、本実施の形態1では395回に減少すること





これらにより消費電力の減少が実現できる。

[0081]


このように、本実施の形態1によるブロックインタリーブ装置は、ブロックインタリーブ装置出力を生成するL ×M データの記憶装置と前記記憶装置にアドレスを出力するアドレス生成装置と前記記憶装置へ制御信号を出力する記憶装置制御装置から構成され、アドレス生成装置において、ブロック番号b の0 番目のアドレスAb(0) を0 とし、ブロック番号b のn 番目(nは0 以上の整数)のアドレスAb(n)を、α(αは、2 以上の整数)とMの(b-x)乗(x は0 以上 b以下の整数)の乗算結果とAb(n-1)との加算結果をL ×M-1で割った剰余から生成し、生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックインタリーブを行うようにしたので、記憶装置アドレス生成装置を最適化でき、最小限の回路面積により、ブロックインタリーブを行うことが可能となる。

[0082]

また、ブロックの先頭アドレスと最終アドレスが常に一定であるので、これらに対し記憶装置内の連続した領域に割り当てることにより、2 データについて同時に処理することが可能となり、記憶装置のアクセス回数が低減し、アドレス生成装置の低消費電力化が可能となる。

[0083]

また、特に、L=8、M=203のブロックインタリーブを行う場合、特表平8-51 1393号公報記載の、従来のアドレス生成装置においては、ブロック番号bの0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)を、Mの(b-x)乗(xは0以上b以下の整数)とAb(n-1)との加算結果をL×M-1で割った剰余から生成する。この演算を繰り返していくと、剰余の対象となる値が無限に大きくなるため、回路で実現する場合、初期値をMの(b-x-1)乗とし入力にMを乗算してオーバーフロー処理装置1(以下、剰余器1と称す)へ出力する乗算器と、入力をL×M-1で割った剰余を乗算器と加算器に出力する剰余器1とAb(n-1)と剰余器1の出力を加算してオーバーフロー処理装置2(以下、剰余器2と記す)へ出力する加算器と入力をL×M-1で割った剰



[0084]

しかしながら、本実施の形態1によるブロックインタリーブ装置において、α =20、L = 8、M = 203とすると、初期値をMの(b-x-1) 乗にαを乗算したものとし入力にMを乗算して剰余器1へ出力する乗算器と入力をL ×M-1 で割った剰余を乗算器と加算器に出力する剰余器1 とAb(n-1) と剰余器1 の出力を加算して剰余器2 へ出力する加算器と入力をL ×M-1 で割った剰余をAb(n)とする剰余器2 から構成され、剰余器1 は入力がL ×M-1 以下となるまで、L ×M-1 を減算するための、比較器と減算器から構成され、減算の対象となる最小の値は『1643』となり、比較器は、『1643』以上を判定する機能だけでよいことから、比較器の面積が低減し、最小限の回路面積でブロックインタリーブを行なうことが可能となる。

[0085]

なお、読み出しアドレスを Ab(n) とし、書き込みアドレスをAb(n- t)、(t はL ×M-2 以下の自然数) とし、それぞれのアドレスに対し、1 時点ごとに、読み出しと書き込みを繰り返すことにより、ブロックインタリーブを実現することも可能である。

また、Ab(0) を β とし(β は、 $L\times M-1$ 以下の自然数)、 Ab(n) を α とMの(b-x) 乗の乗算結果とAb(n-1) と β との加算結果を $L\times M-1$ で割った剰余から生成することも可能である。

[0086]


(実施の形態2)

以下、本発明の実施の形態2について、図を用いて説明する。

本願発明によるブロックデインタリーブ装置およびブロックデインタリーブ方 法について説明する。

本実施の形態2のブロックデインタリーブ装置およびブロックデインタリーブ





[0087]

図7は本願発明の実施の形態2による,L×Mデータのブロックデインタリーブを行うブロックデインタリーブ装置を示すものである。図7において、1は本ブロックデインタリーブ装置によりブロックデインタリーブを行うべき入力データの入力端子、14はこのブロックデインタリーブを行うべき入力データの入力端子、14はこのブロックデインタリーブを行うべき入力データのプロックの先頭入力データ毎に同期して入力される先頭入力データ同期信号の入力端子、6は各入力データ毎に発生する同期信号の入力端子、12は同期信号入力端子6から入力される同期信号に応じて記憶装置4を制御する制御装置、3は入力端子6から入力される同期信号および入力信号14から入力される先頭入力データ同期信号に基づいて記憶装置4のアドレスを生成するアドレス生成装置、20はこのアドレス生成装置3が生成したアドレスを出力する出力端子、4は記憶装置であり、制御装置12の制御により、アドレス生成装置3により生成されたアドレスに入力端子1からの入力データを書き込み、これを読み出すことによりブロックデインタリーブを行うものである。5は本ブロックデインタリーブ装置によりデインタリーブされたデータを出力する出力端子である。

[0088]

また、図7のアドレス生成装置3において、10は初期値Lを発生する定数発生器、11はこの初期値Lとレジスタ13の出力を乗算する乗算器、40はこの乗算器11の出力がオーバフローした場合の処理を行うオーバフロー処理装置、13はこのオーバフロー処理装置40の出力または定数発生器18の出力がセットされるレジスタ、18は初期値αを発生する定数発生器、15はこのレジスタ13の出力とレジスタ17の出力を加算する加算器、41はこの加算器15の出力がオーバーフローした場合の処理を行うオーバフロー処理装置、17はこのオーバフロー処理装置41の出力または定数発生器19の出力がセットされるレジスタ、19は初期値1を発生する定数発生器である。

図8は本実施の形態2によるブロックデインタリーブ装置の動作を模式的に示すものであり、4行5列のデータに対し、ブロックデインタリーブを行う場合を



例にとって示している。

[0089]

次に図7の動作について、図8に示した、4行5列のデータに対し、ブロック デインタリーブを行う場合を例にとって説明する。

図8に示すように、本実施の形態2によるブロックデインタリーブ装置は、入力端子1から入力されるデータをL×Mデータの記憶装置4に書き込み、このL×Mデータの記憶装置4からデータを読み出すことによりブロックデインタリーブを行うものであり、その際、図8に示すような順序で書き込み、読み出しを行うように、制御装置12が前記記憶装置4へ制御信号を出力することによりその書き込み、読み出し制御を行い、かつアドレス生成装置3がその書き込み、読み出しの際のアドレスを生成し、これを前記記憶装置4に出力することにより、1ブロックの記憶領域を持つ記憶装置1面でブロックデインタリーブされた出力5を生成できるものである。

[0090]


この装置は、ブロックデインタリーブ装置の記憶装置4のアドレスが図13(a) のように割り当てられているとすると、まず、図8(a) のようにREGを2とし、図13(a) のアドレス0を初期値とし入力データ毎に2増加する書き込みアドレスを順次生成する。その際、書き込みアドレスが19(=4×5-1)を越えるとこの19を減算する。そして、この生成規則に従って生成した書き込みアドレスに従い、データを書き込みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

即ち、図13(a) の従来方式では書き込みアドレスが増加する順に従って0→ 1→2→……→19の順でデータを順次書き込んでいたものが、本実施の形態2 ではこれを1つ飛ばしに書き込んでゆくものである。

[0091]

次に、図8(b) に示されているように、REGに4を乗じ、図1 3(a) におけるアドレスの並びを基準として、図1 3(a) のアドレス0 を初期値とし、1 入力データ毎にアドレスが $8(=2\times4)$ 増加するアドレスを順次生成するが、その際、アドレスが1 9 $(=4\times5-1)$ を越えるとこの1 9 を減算する。





[0092]

次に、図8(c) に示されているように、このREGに対し4を乗じるが、その 値が19を越えているのでこの19により除算を行いその剰余13を求める。

そして、図13(a) に示されているアドレスの並びを基準とし、そのアドレス 0 を初期値として、1 入力データ毎に13 増加するアドレスを順次生成し、アドレスが $19(=4 \times 5 - 1)$ を越えるとこの19 を減算する。

そして、この生成規則に従って生成したアドレスに従い読み出しおよび書き込 みを、ブロック内の全てのアドレスにアクセスが完了する迄行なう。

[0093]

以下、同様の処理を繰り返すことにより、順次異なるアドレスの順で読み出し、書き込みを行ってゆけば、この例では図8(j) の時点において、図8(a) と同様のアドレスの順に戻る。

このような手順を繰り返すことにより、図9に示すように、1ブロックの記憶 領域を持つ記憶装置1面を用いてブロックデインタリーブを行うことを可能とし ている。これは制御装置12による書き込み読み出し制御、およびアドレス生成 装置3により生成する記憶装置4のアドレスを上述のように工夫することにより 実現しているものであり、これに加えて、本実施の形態2ではアドレス生成装置 の回路面積や消費電力の低減が可能になっているものである。

[0094]

この実施の形態2におけるアドレス生成規則は以下の通りである。

即ち、n番目のアドレスをAb(n)、記憶装置の行の数をL、列の数をM、ブロック番号 b を 0 以上の整数、x を 0 以上 b 以下の任意の整数とすると、

 $Ab(n) = (Ab(n-1) + \alpha \times L * * (b-x)) \mod (L \times M-1) \cdots$ (4)

 $\sharp E$, $REG = \alpha \times L * * (b-x) \mod (L \times M-1)$

ただし、Ab(0) = 0、 α は2以上の整数とする。また、**はべき乗を表わす。



従って、上述の例では $\alpha=2$ として最初の書き込みの際に1つ飛ばしに書き込みを行っており、 α の値を適宜設定することにより、2つ飛ばし以上で書き込みを行うことも可能であるが、 α と $L\times M-1$ の間に公約数が存在してはいけない。これは、 α と $L\times M-1$ の間に公約数が存在すると、ブロック内のデータの最後のデータがアドレス $L\times M-1$ に書き込まれるはずなのに、途中でアドレスが $L\times M-1$ となり、アドレスの生成規則が破綻するからである。

また、αがLの(-X)乗に等しい場合も除く必要がある。この場合は従来例に一致し、さらなる回路規模の縮小や消費電力の低減が実現できないからである。

[0096]

次にこのような書き込み読み出し動作を行うのに必要な、アドレス生成装置の アドレス生成動作について説明する。

図7のアドレス生成装置3において、定数発生器18は初期値「α」を発生し、これをレジスタ13に出力する。乗算器11はこのレジスタ13の出力と定数発生器10の出力「L」を乗算し、オーバフロー処理装置40に出力する。

[0097]

オーバフロー処理装置40はその入力データがL×M-1以下になるまで「L×M-1」を減算し、その結果をレジスタ13に出力する。このレジスタ13は、ブロックの先頭入力データ同期信号14により入力データがL×M個入力された時点で初めてオーバフロー処理装置40の出力値に更新される。

[0098]

また、定数発生器19は初期値「1」を発生し、これをレジスタ17に出力する。加算器15はこのレジスタ17の出力とレジスタ13の出力を加算し、オーバフロー処理装置41に出力する。

オーバフロー処理装置41はその入力データがL ×M-1 以下になるまで「L × M-1」を減算し、その結果をレジスタ17に出力する。このレジスタ17は、ブロックの先頭入力データ同期信号14により入力データがL ×M 個入力された時点で初期値「1」にリセットされ、同期信号入力6により入力データ毎に更新される。



[0099]

これにより、アドレス生成装置において、ブロック番号b の0 番目のアドレス Ab(0) を0 とし、ブロック番号b のn 番目 (nは0 以上の整数) のアドレスAb(n) を、α(αは、2 以上の整数) とL の(b-x) 乗 (x は0 以上 b 以下の整数) の乗算結果とAb(n-1) との和をL ×M-1 で割った剰余から生成することにより、本実施の形態 2 の装置における記憶装置のアドレスの生成を実行しているものであり、かつオーバーフロー処理装置を設けることにより、乗算や加算を繰り返すことにより、アドレス生成装置内部で数値がL ×M-1 以上に発散してゆくのを抑えている。

[0100]

図10はこのオーバフロー処理装置40および41の構成を示している。図10(a)のオーバフロー処理装置40において、21はスイッチであり、ブロックの先頭入力データ同期信号14に応じて本オーバーフロー処理装置の入力とレジスタ25の出力を切り替えて出力する。23はその入力がL×M-1以上か否かを判定する比較器、22はその入力よりL×M-1を減算する減算器、24はスイッチであり、比較器23の判定結果に応じてこれに入力されるスイッチ21の出力および減算器22の出力を切り替えて出力する。25はこのスイッチ24の出力を入力とするレジスタである。

[0101]

また、図10(b)のオーバフロー処理装置41において、31はスイッチであり、ブロックの先頭入力データ同期信号14に応じて本オーバーフロー処理装置の入力とレジスタ35の出力を切り替えて出力する。33はその入力がL×Mー1以上か否かを判定する比較器、32はその入力よりL×M-1を減算する減算器、34はスイッチであり、比較器33の判定結果に応じてこれに入力されるスイッチ31の出力および減算器32の出力を切り替えて出力する。35はこのスイッチ34の出力を入力とするレジスタである。

[0102]

次に動作について説明する。オーバフロー処理装置40,41の動作は同様で あるので、オーバフロー処理装置40についてのみこれを述べる。まず、スイッ チ21には本オーバフロー処理装置40の入力およびレジスタ25の出力が与えられるが、入力データがブロックの先頭に該当し、ブロックの先頭入力データ同期信号14が入力されると、スイッチ21はオーバフロー処理装置40の入力を選択し、それ以外の場合はレジスタ25の出力を選択する。このスイッチ21の出力は比較器23によりL×M-1と比較される。スイッチ24にはスイッチ21の出力からL×M-1を減算する減算器22の出力およびスイッチ21の出力が与えられるが、スイッチ21の出力がL×M-1以上である旨を比較器23が判定すると減算器22の出力を選択し、それ以外の場合はスイッチ21の出力を選択する。そしてこのスイッチ24の出力はレジスタ25に出力され、入力データ同期信号6により入力データ毎に更新される。これにより、オーバーフロー処理装置40はL×M-1以上であれば、L×M-1を繰り返し減算することにより、入力をL×M-1以下となるように制限する。

このようなオーバフロー処理装置を設けることにより、アドレス生成装置の内部で乗算や加算を繰り返すことにより、数値がL×M-1以上に発散してゆくのを抑えている。

[0103]

また、式(4) において、xの値を設定することにより、初期状態を図8(a) 以外のいずれかの状態に変更することもできるが、この場合も上述の処理を繰り返すことにより、初期状態のブロックに戻り、以降の処理は同様の繰り返しとなる

このように、本実施の形態2は1ブロックの記憶領域を持つ記憶装置でブロックディンタリーブを行えるものであり、この点は従来例と同様であるが、本実施の形態2はさらにそのアドレス生成装置の回路面積を削減できるものである。

[0104]

以下、この点につき説明する。

表4の行1ないし行21はL=8, M=203、即ち8行203列のデータに対しブロックデインタリーブを行う場合のレジスタ13の値の計算結果を示したものであり、表4の行8ないし11が従来例のレジスタ13の値の計算結果を示したものである。また表4の行18ないし行21が本実施の形態2におけるレジ





[0105]

【表4】 3 4 8 1 = M = 203 $\alpha =$ 567 overtime 12824 maxoverval = minoverval = maxval 8 L= M = 20320 693 overtime maxoverval = 12967 minoverval = maxval

[0106]

これらを対比することにより、従来例ではオーバフロー処理装置40のしきい値を越えるレジスタ13の値の最小値minovervalが1624(=L×Mの値、即ちしきい値1623を越える最小の値)であるのに対し、本実施の形態2では1643、すなわち従来例よりも大きくなっていることが分かる。


[0107]

このように、本実施の形態2では、記憶装置に書き込み、読み出しを行う際の最初の書き込みにおいて、従来例ではアドレス通りに順次書き込みを行っているのに対し、1つ以上飛ばして書き込みを行うようにしており、この最初の書き込み順序が異なることにより、レジスタ13に保持される、しきい値を越える最小の値が従来例と同一かそれより大きくなる。

[0108]

これにより、従来例では1624以上を比較する比較器が必要であったが、本 実施の形態1では1643以上を比較する比較器でよいため比較器の機能が簡略 化する。

このように、オーバフロー処理装置内の比較器で入力と比較すべきしきい値を



[0109]

以下、この点を、8行203列のデータに対しブロックデインタリーブを行う 装置を例にとって説明する。

この場合、従来例の方式では、オーバフロー処理装置40内の比較器23は入力がL×M、即ち1624以上であることを判定しなければならない。

[0110]

図11は従来例の方式により8行203列のデータに対しブロックデインタリーブを行う装置のオーバーフロー処理装置における比較器の構成を示すものである。

図11において、2311ないし2319および2321ないし2333はA NDゲート、2334ないし2339はORゲートである。

[0111]

次に動作について説明する。入力が1624以上である旨を判定するには、入力 I のビットパターンがこの1624を2進数に展開した0110010110 00以上であることを判定すればよい。そしてその際、入力 I の下位3 ビットはその値が0であっても1であっても判定に支障はなく、これら下位3 ビットが全て1の場合の入力値は1631になる。従って、入力値が1624である旨を判定する際に下位3 ビットを入力しないことにより、入力値が1624~1631である旨を判定することができる。

[0112]

ANDゲート2311ないし2319はこうした原理により入力値が1624~1631である旨を判定するものであり、ANDゲート2311ないし2314により入力値の12ビット目ないし5ビット目のビットパターンが01100101100に一致する場合にそれぞれ1を出力する。ANDゲート2315および2316はこれら4つのANDゲート2311ないし2314の出力が全て1である場合にそれぞれ1を出力し、ANDゲート2317はANDゲート2315および2316の出力が全て1である場合に1を出力する。また、ANDゲ



ート2318は入力値の4ビット目が1であり、かつANDゲート2316の出力が1である場合に1を出力する。さらに、ANDゲート2319はANDゲート2317および2318の出力が全て1である場合に1を出力する。従って、ANDゲート2319の出力が1の場合、入力値が1624~1631である旨が判明する。

[0113]

同様に、ANDゲート2321ないし2326は入力が1632~1663である旨を判定する。また、ANDゲート2327ないし2330は入力が1664~1791である旨を判定する。また、ANDゲート2331ないし2333は入力が1792~2047である旨を判定する。また、ORゲート2334および2335は入力が2048~16383(maxovervalが12824であるため16383まで判定する。) である旨を判定する。

従って、ORゲート2336ないし2339によりこれらの判定結果を束ねる ことにより、入力値が1624以上である旨を判定することができる。

[0114]

このように、従来例では比較器は入力がL×M、即ち1624以上であることを判定しなければならないが、表4の行8ないし行11および表4の行18ないし行21の対比により、本実施の形態2では入力が1643以上である旨を判定すればよい。

[0115]


図12は本実施の形態2のブロックデインタリーブを行う装置のオーバフロー 処理装置における比較器の構成を示すものである。

図12において、2321ないし2333はANDゲート、2334、233 5および2340ないし2342はORゲートである。

この図12では、本来入力が1643以上である旨を判定すべきであるが、この判定は、1632以上を判定する場合に含まれるため、この回路では、163 2以上である旨を判定している。

[0116]

まず、入力が1632~1663である旨をANDゲート2321ないし23



[0117]

ート2334および2335が判定する。

従って、ORゲート2340ないし2342によりこれらの判定結果を束ねることにより、入力値が1632以上、即ち1643以上である旨を判定することができる。

[0118]

この図12の回路はANDゲートが13個、ORゲートが5個必要であるが、 従来例に対応する図11の回路では、ANDゲートが22個、ORゲートが6個 必要であり、この図12の回路は、比較すべき対象が減った分、従来例よりも回 路規模を縮小でき、省面積化が図れ、かつその分消費電力も低減することができ る。

[0119]


ところで、このL=8, M=203, α =20の場合は、BSデジタル放送に おける誤り訂正に用いて有効なものである。

即ち、BSデジタル放送の場合、リードソロモン復号器の訂正の対象となる1 データセグメントは、データインタリーブ装置の内では203byteとなっており、送信側のブロックインタリーブ装置の列の数が203であれば、もっとも少ないインタリーブ装置の記憶容量でリードソロモン復号器の訂正能力を向上することが可能となる。また、行および列の数が増加するほど、連続したバースト誤り、に対してのリードソロモン復号器の訂正能力が向上する。

[0120]

従って、これに対応する受信側のブロックデインタリーブ装置の側では、上述のように、L=8, M=203, α =20に設定することにより、最小の回路規模でバースト誤りに対する訂正能力を向上させ得るブロックデインタリーブ装置を得ることが可能となる。なお、 α はL×M-1との間に公約数が存在せず、L





[0.1 2 1]


このように、本実施の形態 2 によるブロックデインタリーブ装置は、ブロックディンタリーブ装置出力を生成するL ×M データの記憶装置と前記記憶装置にアドレスを出力するアドレス生成装置と前記記憶装置へ制御信号を出力する記憶装置制御装置から構成され、アドレス生成装置において、ブロック番号b の0 番目のアドレスAb(0) を0 とし、ブロック番号b のn 番目(nは0以上の整数)のアドレスAb(n)を, α(αは、2以上の整数)とLの(b-x)乗(x は0以上b以下の整数)の乗算結果とAb(n-1)との加算結果をL×M-1で割った剰余から生成し、生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックディンタリーブを行うようにしたので、記憶装置アドレス生成装置を最適化でき、最小限の回路面積により、ブロックディンタリーブを行うことが可能となる

[0122]

また、ブロックの先頭アドレスと最終アドレスが常に一定であるので、これら に記憶装置内の連続した領域に割り当てることにより、2 データについて同時に 処理することが可能となり、記憶装置のアクセス回数が低減し、アドレス生成装 置の低消費電力化が可能となる。

[0123]

また、特に、L=8、M=203のブロックデインタリーブを行う場合、特表平8-511393号公報記載の、従来のアドレス生成装置においては、ブロック番号bの0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)を、Lの(b-x)乗(xは0以上b以下の整数)とAb(n-1)との加算結果をL×M-1で割った剰余から生成する。この演算を繰り返していくと、剰余の対象となる値が無限に大きくなるため、回路で実現する場合、初期値をLの(b-x-1)乗とし入力にLを乗算してオーバーフロー処理装置1(以下、剰余器1と称す)へ出力する乗算器と、入力をL×M-1で割った剰余を乗算器と加算器に出力する剰余器1とAb(n-1)と剰余器1の出力を加算してオーバーフロー処



[0124]

しかしながら、本実施の形態2によるブロックデインタリーブ装置において、α=20、L=8、M=203とすると、初期値をLの(b-x-1)乗にαを乗算したものとし入力にLを乗算して剰余器1へ出力する乗算器と入力をL×M-1で割った剰余を乗算器と加算器に出力する剰余器1とAb(n-1)と剰余器1の出力を加算して剰余器2へ出力する加算器と入力をL×M-1で割った剰余をAb(n)とする剰余器2から構成され、剰余器1は入力がL×M-1以下となるまで、L×M-1を減算するための、比較器と減算器から構成され、減算の対象となる最大の値は「1643」となり、比較器は、「1643」以上を判定する機能だけでよいことから、比較器の面積が低減し、最小限のアドレス生成回路面積でブロックデインタリーブを行うことが可能となる。

[0125]

なお、読み出しアドレスを Ab(n) とし、書き込みアドレスをAb(n-t)、(t はL ×M-2 以下の自然数) とし、それぞれのアドレスに対し、1 時点ごとに、読み出しと書き込みを繰り返すことにより、ブロックデインタリーブを実現することも可能である。

また、Ab(0) を β とし(β は、L ×M-1 以下の自然数)、 Ab(n) を α とL の (b-x) 乗の乗算結果とAb(n-1) と β との加算結果をL ×M-1 で割った剰余から生成することも可能である。

[0126]

【発明の効果】

以上のように、本願の請求項1の発明に係るブロックインタリーブ装置によれば、アドレスが連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、読み出しデータがブロックイン



タリーブされたものとなるような順序で読み出しを行って出力データとし、その後この読み出しと同じ順序で書き込みを行うことによりブロックインタリーブを 行うようにしたので、1ブロックの記憶領域を持つ記憶装置1面でのブロックインタリーブ動作が可能となり、かつ記憶装置制御装置の回路規模が縮小可能となる効果がある。

[0127]


また、本願の請求項2の発明に係るブロックインタリーブ装置によれば、請求項1記載のブロックインタリーブ装置において、本ブロックインタリーブ装置の出力を生成するためのL ×M データの記憶装置と、前記記憶装置に出力するアドレスを生成するアドレス生成装置と、前記記憶装置に対し制御信号を出力する記憶装置制御装置とを備え、前記アドレス生成装置において、ブロック番号b の0番目のアドレスAb(0)を0とし、ブロック番号b のn番目(nは0以上の整数)のアドレスAb(n)を、α(αは、2以上の整数)とMの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、この生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックインタリーブを行うようにしたので、記憶装置、アドレス生成装置を最適化でき、最小限の回路面積により、ブロックインタリーブを行うことが可能となる効果がある。

[0128]

また、本願の請求項3の発明に係るブロックインタリーブ装置によれば、請求項2記載のブロックインタリーブ装置において、前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定したので、アドレスの生成規則が破綻するのを防止でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことが可能となる効果がある。

[0129]

また、本願の請求項4の発明に係るブロックインタリーブ装置によれば、請求項2記載のブロックインタリーブ装置において、前記αとMの(-x)乗が等しくないように、これらの値を設定したので、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止でき、記憶装置、アドレス生成装置を最適化



[0130]

また、本願の請求項5の発明に係るブロックインタリーブ装置によれば、請求項2記載のブロックインタリーブ装置において、前記α、L、Mの値を、それぞれα=20、L=8、M=203 としたので、アドレス生成装置を構成する比較器の面積を低減でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことが可能となる効果がある。


[0131]

また、本願の請求項6の発明に係るブロックデインタリーブ装置によれば、アドレスが連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、読み出しデータがブロックデインタリーブされたものとなるような順序で読み出しを行って出力データとし、その後この読み出しと同じ順序で書き込みを行うことによりブロックデインタリーブを行うようにしたので、1ブロックの記憶領域を持つ記憶装置1面でのブロックデインタリーブ動作が可能となり、かつ記憶装置制御装置の回路規模が縮小可能となる効果がある。

[0132]

また、本願の請求項7の発明に係るブロックデインタリーブ装置によれば、請求項6記載のブロックデインタリーブ装置において、本ブロックデインタリーブ装置の出力を生成するためのL ×M データの記憶装置と、前記記憶装置に出力するアドレスを生成するアドレス生成装置と、前記記憶装置に対し制御信号を出力する記憶装置制御装置とを備え、前記アドレス生成装置において、ブロック番号bの0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)を、α(αは、2以上の整数)とLの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、この生成したアドレスに対して読み出し、書き込みを繰り返すことによりブロックデインタリーブを行うようにしたので、記憶装置、アドレス生成装置を最適化でき、最小限の回路面積により、ブロックデインタリーブを行





[0133]

また、本願の請求項8の発明に係るブロックデインタリーブ装置によれば、請求項7記載のブロックデインタリーブ装置において、前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定したので、アドレスの生成規則が破綻するのを防止でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことが可能となる効果がある。

[0134]

また、本願の請求項9の発明に係るブロックデインタリーブ装置によれば、請7記載のブロックデインタリーブ装置において、前記αとLの(-x)乗が等しくないように、これらの値を設定したので、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことが可能となる効果がある。

[0135]

また、本願の請求項10の発明に係るブロックデインタリーブ装置によれば、請求項7記載のブロックデインタリーブ装置において、前記α、L、Mの値を、それぞれα=20、L=8、M=203 としたので、アドレス生成装置を構成する比較器の面積を低減でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックデインタリーブを行うことが可能となる効果がある。

[0136]

また、本願の請求項11の発明に係るブロックインタリーブ方法によれば、アドレスが連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一間隔でアドレスを飛ばして書き込みを行い、読み出しデータがブロックインタリーブされたものとなるような順序で読み出しを行って出力データとし、その後この読み出しと同じ順序で書き込みを行うことによりブロックインタリーブを行うようにしたので、1ブロックの記憶領域を持つ記憶装置1面でのブロックインタリーブ動作が可能となり、かつ記憶装置制御装置の回路規模が縮小可能となる効果がある。



また、本願の請求項12の発明に係るブロックインタリーブ方法によれば、請求項11記載のブロックインタリーブ方法において、ブロック番号bの0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)を、α(αは、2以上の整数)とMの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、この生成したアドレスに対してL×Mデータの記憶装置の読み出し、書き込みを繰り返すことによりブロックインタリーブを行うようにしたので、記憶装置、アドレス生成装置を最適化でき、最小限の回路面積により、ブロックインタリーブを行うことが可能となる効果がある。

[0138]

また、本願の請求項13の発明に係るブロックインタリーブ方法によれば、請求項12記載のブロックインタリーブ方法において、前記αとL ×M-1 との間に公約数が存在しないように、これらの値を設定するようにしたので、アドレスの生成規則が破綻するのを防止でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことが可能となる効果がある。


[0139]

また、本願の請求項14の発明に係るブロックインタリーブ方法によれば、請求項12記載のブロックインタリーブ方法において、前記αとMの(-x)乗が等しくないように、これらの値を設定するようにしたので、最初の書き込みの時点においてアドレスを連続して書き込みを行うのを防止でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積により、ブロックインタリーブを行うことが可能となる効果がある。

[0140]

また、本願の請求項15の発明に係るブロックインタリーブ方法によれば、請求項12記載のブロックインタリーブ方法において、前記 α 、L、M の値を、それぞれ α =20、L=203、M=8 としたので、アドレス生成装置を構成する比較器の面積を低減でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面積に





より、ブロックインタリーブを行うことが可能となる効果がある。

[0141]

また、本願の請求項16の発明に係るブロックデインタリーブ方法によれば、 アドレスが連続する順序で割り当てられた記憶装置に対し1アドレス以上の同一 間隔でアドレスを飛ばして書き込みを行い、読み出しデータがブロックデインタ リーブされたものとなるような順序で読み出しを行って出力データとし、その後 この読み出しと同じ順序で書き込みを行うことによりブロックデインタリーブを 行うようにしたので、1ブロックの記憶領域を持つ記憶装置1面でのブロックデ インタリーブ動作が可能となり、かつ記憶装置制御装置の回路規模が縮小可能と なる効果がある。

[0142]


また、本願の請求項17の発明に係るブロックデインタリーブ方法によれば、請求項16記載のブロックデインタリーブ方法において、ブロック番号bの0番目のアドレスAb(0)を0とし、ブロック番号bのn番目(nは0以上の整数)のアドレスAb(n)を、α(αは、2以上の整数)とLの(b-x)乗(xは0以上b以下の整数)の乗算結果にAb(n-1)を加算した結果をL×M-1で割った剰余から生成し、この生成したアドレスに対してL×Mデータの記憶装置の読み出し、書き込みを繰り返すことによりブロックデインタリーブを行うようにしたので、記憶装置、アドレス生成装置を最適化でき、最小限の回路面積により、ブロックディンタリーブを行うことが可能となる効果がある。

[0143]

また、本願の請求項18の発明に係るブロックデインタリーブ方法によれば、 請求項17記載のブロックデインタリーブ方法において、前記αとL ×M-1 との 間に公約数が存在しないように、これらの値を設定したので、アドレスの生成規 則が破綻するのを防止でき、記憶装置、アドレス生成装置を最適化し、最小限の 回路面積により、ブロックデインタリーブを行うことが可能となる効果がある。

[0144]

また、本願の請求項19の発明に係るブロックデインタリーブ方法によれば、 請求項17記載のブロックデインタリーブ方法において、前記αとLの(-x)乗が



[0145]

また、本願の請求項20の発明に係るブロックデインタリーブ方法によれば、 請求項17記載のブロックデインタリーブ方法において、前記α、L、Mの値を 、それぞれα=20、L=203、M=8 としたので、アドレス生成装置を構成する比較 器の面積を低減でき、記憶装置、アドレス生成装置を最適化し、最小限の回路面 積により、ブロックデインタリーブを行うことが可能となる効果がある。

【図面の簡単な説明】


- 【図1】 本願発明の実施の形態1によるブロックインタリーブ装置の構成を示すブロック図。
- 【図2】 本願発明の実施の形態1によるブロックインタリーブ装置における記憶装置の書き込み読み出し順の一例を示す図。
- 【図3】 本願発明の実施の形態1によるブロックインタリーブ装置において記憶装置が1面で済む点を示すブロック図。
- 【図4】 従来および本願発明の実施の形態1によるブロックインタリーブ 装置におけるオーバーフロー処理装置の構成を示す図。
- 【図5】 従来のブロックインタリーブ装置の記憶装置制御装置における比較器の構成を示す図。
- 【図 6】 本願発明の実施の形態1によるブロックインタリーブ装置の記憶 装置制御装置における比較器の構成を示す図。
- 【図7】 本願発明の実施の形態2によるブロックデインタリーブ装置の構成を示すブロック図。
- 【図8】 本願発明の実施の形態2によるブロックデインタリーブ装置における記憶装置の書き込み読み出し順の一例を示す図。
- 【図9】 本願発明の実施の形態2によるブロックデインタリーブ装置において記憶装置が1面で済む点を示すブロック図。




- 【図10】 従来および本願発明の実施の形態2によるブロックデインタリーブ装置におけるオーバーフロー処理装置の構成を示す図。
- 【図11】 従来のブロックデインタリーブ装置の記憶装置制御装置における比較器の構成を示す図。
- 【図12】 本願発明の実施の形態2によるブロックデインタリーブ装置の 記憶装置制御装置における比較器の構成を示す図。
- 【図13】 従来のブロックインタリーブ装置およびブロックデインタリーブ装置における記憶装置の書き込み読み出し順を示す図。
- 【図14】 従来のブロックインタリーブ装置およびブロックデインタリーブ装置において記憶装置が1面で済む点を示すブロック図。

【符号の説明】

- 4, 104 記憶装置
- 12,112 制御装置
- 3, 103 アドレス生成装置
- 18, 19, 118, 119 定数発生器
- 112, 116, 140, 141 オーバフロー処理装置



【図1】








【図2】

•												
		2	12	9	9				2	14	7	19
(e)		4	11	Ξ	2	ĺ		2)=2	11	4	16	6
	15	တ	က	16	9			$40 - (19 \times 2) = 2$	-	33	ဖ	18
		14	ω	7	15		•	0	10	ო	15	œ
)	0	13	~	-	(4	0	12	5	17
						4		•				
		14	က	Ξ	9			~	9	13	16	19
	3)=3	-	6	12	ဖ			3)=(8	17	-	4	7
	X	~	15	4	12			$65-(19\times3)=8$	5	∞	=	14
	60-(19×3)=3	13	2	10	2		•		12	15	18	2
3	Ö	0	œ	16	ıΩ.	3			0	က	9	6
					<u> </u>			,				
	C)	13	15	12	19			_	12	∞	4	19
	50-(19×2)=12	5	7	6	=			70-(19×3)=13	თ	ည	1	16
	9×2	16	18		က		,	X	9	2	17	13
	1	8	10	12	14		•	7	က	18	14	10
<u> </u>	50	0	2	4	9	3)	~	0	15	11	7
						•						
•		œ	18	စ	19			4	3	2	-	19
		9	16	7	17			#	7	9	5	4
	10	4	14	5	15			X 6	11	10	6	8
		2	12	က	13		•	$90 - (19 \times 4) = 14$	15	14	13	12
9		0	10	-	=	(6	9		0	18	11	91
	'											
		2	14	7	19			<u></u> ∞	15	10	2	19
		11	4	16	6	·		75-(19×3)=18	16	11	9	-
	7		13	မ	18			X 6	11	12	7	2
		10	3	15	œ		•	2-(1	18	13	8	က
(a)		0	12	5	11	€		~	0	14	6	4
						-		•				











【図4】 オーバフロー 処理装置140出力 オーパフロー 処理装置141出力 入力デー9 同期信号 106 135 125 初期值 初期値 YES YES 124 134 2 2 133 122 123 132 O=((1≥(L×M-1))=O) 0 0 O=(|≥(L×M-1)) 0=i-(L×M-1) 0=1-(L×M-1) 比較器 減算器 比較器 減算器 ブロックの先頭入力 デ-9岡期信号 114 ブロックの先頭入力 デ-9同期信号 114 YES YES 9 2 31 12 オーバフロー 処理装置140入力 処理装置141入力 1-1 Ju-<u>@</u>














【図7】








ı											
	ω	15	2	2	19			2	14	~	5
	$56 - (19 \times 2) = 18$	16	=	9	-		$40 - (19 \times 2) = 2$	=	4	16	တ
	X6	17	12	~	2		X 6	-	13	စ	20
	3-(1	18	13	œ	က		0	5	3	15	œ
<u>e</u>	26	0	14	თ	4	9	4	0	12	2	17
					-						
	4	3	2	-	19		0	.∞	18	ဝ	19
	$52-(19\times2)=14$	7	9	ည	4		2)=1	9	16	2	17
	X	11	5	6	∞) X 6	4	14	5	15
	2-(1	15	14	13	12		$48 - (19 \times 2) = 10$	2	12	က	13
ਉ	5	0	18	17	16	·	4	0	10	1	11
	32-19=13	12	8	4	19			13	9 1	11	19
		6	2	-	16			2	2	6	11
		9	2	17	13		12	16	18	1	3
		3	18	14	10	•		8	10	12	14
છ		0	15	11	2	E		0	2	4	9
		10	13	16	19		က	14	3	11	19
		11	ı	4	1		$60 - (19 \times 3) = 3$	-	6	17	9
	∞.	ည	œ	11	14		19X	7	15	4	12
		12	15	18	2		90-(13	2	10	18
9		0	က	မ	6	(8)		0	œ	16	2
						i					
		2	14	7	19		2	18	12	9	19
		11	4	16	6		3)=,	4	17	11	2
	7	-	13	9	18		19X	တ	3	16	10
		10	က	15	8		$72 - (19 \times 3) = 15$	14	∞	2	15
<u>(a</u>		0	12	2	17	£	_	0	13	7	_



【図9】






[図10] オーバフロー 処理装置116出力 オーパフロー 処理装置112出力 入力デ -9 同期信号 6 入力データ 同期信号 6 35 , 25 25 初期值 初期値 9 9 33 23 32 22 0 O=(I≥(L×M-1)) O=((|≥(L×M-1)) 0=I-(L×M-1) 0=I-(LXM-1) 減算器 比較器 比較器 減算器 ブロックの先頭入力 デ-9同期信号 14 ブリックの先頭入力 YES YES 2 9 31 オーバフロー 処理装置40入力 処理装置41入力

4-N' 70-

9


(B












特平1	1 -	- 0	6	8 4	0 7	

【図1	3	}																	
~	17	2	12	19		4	6	7	100		=	-	2	19]	4	თ	14	9
2)=1	œ	15	က	9	=	E	00	13	38	ဂူ	13	ო	12	2	=	e	00	13	<u>∞</u>
X	18	9	13	-	20-19=1	2	~	12	12	28-19=9	15	3	14	4	20-19=	2	7	12	11
<u></u> C	6	16	4	Ξ	20	-	9	=	16	28	11	~	16	9	8	-	9	=	16
(e) 55-(19×2)=17	0	7	14	2		0	2	2	15		0	တ	38	œ		0	2	5	15
<u> </u>				_	5					9					€ (-		
	6	9	ო	19	-	-	~	5	19		9	4	7	19		16	12	20	9
==	2	138	15	12	80-(19×4)=4	15	2	80	14	64-(19×3)=7	14	12	2	œ	: S	12	33	14	15
30-19=11	14	11	œ	5	X61	10	16	က	6	X 6	က	1	18	16	24-19=5	80	0	5	11
ဗ္က	_	4	ı	17)- 0	ည	11	17	4	4-(1	=	6	7	5	24	4	വ	9	7
ਉ	0	16	13	10		0	9	12	18		0	11	15	13		0	-	2	3
٣					\odot					Ξ					(S)				
	7	11	15	19		5	16	8	19		ည	16	8	19	(0	7	11	15	19
9=	9	14	18	က	-16	18	10	2	13		18	10	2	13	44-(19×2)=6	9	14	18	3
25-19=6	13	11	2	9	35-19=16	12	4	15	7	16	12	4	15	7	X 6 1	13	17	2	9
25	16	-	2	6	35	9	17	တ	-		9	17	6	-	4-(16	1	5	6
<u> </u>	0	4	∞	12	(F)	0	=	က	7	(E)	0	=	က	14	(r)	0	4	œ	12
<u> </u>		· · · · · · · · · · · · · · · · · · ·			=					٠					<u>ڪ</u> .				
	16	12	2	13	7:	9	4	7	19		_	~	13	19	Ξ	6	9	ო	19
	12	13	-	15	(2)=	14	12	유	8		15	7	∞	14	3)=	2	2	15	12
ည	8	6	의	듸	$45-(19\times2)=7$	ო	_	2	19	4	2	9	က	6	(q) 68-(19×3)=1	14	Ξ	∞	2
	4	വ	ဖ	_	45-(Ξ	စ	_	2		2	Ξ	=	4	.)-8	7	4		17
<u> </u>	0	-	7	က	(<u>8</u>)	0	=	5	13	$\boldsymbol{\epsilon}^{ }$	0	ဖ	12	2	9	0	9	13	2
,					<u> </u>										<u> </u>				
	4	თ	7	5	ဂ္ပ	Ξ	_	의	5		4	თ	-	13		17	2	2	13
	က	∞	=======================================	18	\$	13	က	12	2		က	∞	2	2	17=	80	15	က	의
-	7		12	1	6)	5	2	-	4	-	7	_	2		36-19=17	<u>=</u>	<u>©</u>	73	
ļ	-	9	듸	9	85-(19×4)=9	듸	_	16	9		-	ဖ	=	2	38	6	9	4	듸
<u>હ</u> [0	ഗ	의	5	اع	<u> </u>	6	28	∞	3	0	വ	의	5	اق	0	^	<u>-</u>	7
~										\sim									





【図14】







【要約】

【課題】 1ブロックの記憶領域を持つ記憶装置1面でブロックインタリーブ, ブロックデインタリーブを行うブロックインタリーブ装置, ブロックデインタリーブ装置, ブロックインタリーブ方法およびブロックデインタリーブ方法において、より回路面積の削減および低消費電力化を実現すること。

【解決手段】 記憶装置104を制御する制御装置112およびアドレス生成装置103により、最初に書き込みを行う際に1つ以上アドレスを飛ばして書き込みを行うように、構成した。

【選択図】 図1



出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社

THIS PAGE BLANK (USPTO)